Exercice 2:


On souhaite transmettre des données d'un calculateur A vers un calculateur B, au travers d'une ligne série en respectant le protocole RS232 (1 bit de Start, 8 bits de data et 1 bit de Stop). Le calculateur A doit envoyer au calculateur B x octets de données toutes les 5 ms. La vitesse de transmission de cette ligne série est de V bits/s.

- 1) Donner l'expression du temps de transmission des x octets.
- 2) Déduire l'inégalité nécessaire pour respecter le cahier des charges.
- 3) Application numérique : si x = 64 et V = 28800, est ce que le cahier des charges est respecté?

Exercice 3:

Soit le schéma logique de la figure ci-contre: On supposera que les bascules ont un temps de SETUP, de HOLD et de PROPAGATION non nuls que l'on notera (respectivement) T_{SU} =2ns, T_h =2ns et T_{pd} =4ns.

1) Quelle est la fréquence maximale de l'horloge H permettant un bon fonctionnement du montage ? Justifiez votre réponse.



Temps de propagations des blocs combinatoires: 16ns≤Tc1≤19ns, 14ns≤Tc2≤16ns, 9ns≤Tc3≤10ns, 4ns≤Tc4≤5ns, 6ns≤Tc5≤10ns.

Exercice 4:

On considère une carte microcontrôleur à base d'un Microcontrôleur 80C592. On souhaite adjoindre à la carte un circuit de Conversion Numérique->Analogique (CNA). Ce CNA permet de produire une tension analogique comprise entre 1 et 4 volts à partir d'une donnée numérique (non signée) sur 8 bits.

1) Donner la résolution en sortie du CNA (la plus petite variation de tension pouvant être générée).

Ce CNA dispose des signaux suivants :

8 bits de données D7 à D0.

1 bit CS pour activer le boitier.

1 signal de sortie analogique.

VCC et GND, les deux signaux d'alimentation du circuit.

La carte microcontrôleur dispose d'un certain nombre de circuits annexes occuppants le plan mémoire externe du microprocesseur. Ce plan d'organisation de la mémoire externe est le suivant :

0000Н à 6FFFH	Mémoire RAM externe RAM1
8000H à AFFFH	Circuit annexe d'affichage vidéo
B000H à EFFFH	Circuit d'acquisition de données RDS


Le reste de la mémoire est considérée comme libre.

- 2) Proposer une zone mémoire libre pour implanter le circuit CNA. On considère que ce circuit pourra occuper au plus une page de 256 octets pour simplifier les équations de décodage d'adresses, dans ce cas quels sont les bits d'adresse intervenant dans le décodage?
- 3) Donner l'équation du bit de sélection du boîtier CNA et proposer un schéma d'implantation.

On souhaite réaliser un convertisseur analogique/numérique par logiciel en utilisant le CNA.

On réalise pour cela le montage ci contre.

Le principe de la conversion analogique/numérique consiste à contrôler le circuit CNA de sorte que sa tension analogique soit comparée avec le signal d'entrée (qu'on souhaite convertir en numérique) et on arrête la conversion lorsque ces deux signaux analogiques sont proches. La dernière valeur numérique envoyé dans le CNA correspondra à la tension analogique d'entrée sur S_IN. Le signal TEST du comparateur sera à 1 lorsque (E₊ - E-)≥ 0 sinon le signal TEST sera à 0. Ce signal TEST est câblé sur le bit 0 du port P4 du microcontrôleur.



On souhaite écrire une fonction CONV1, en langage C, permettant de convertir le signal analogique S_IN en une valeur numérique. L'algorithme de conversion sera similaire à celui utilisé dans les convertisseurs analogiques/numériques à comptage.

4) Proposer la mise en œuvre de cette fonction CONV1 et indiquer le type de la valeur retournée. Indiquer l'ordre de grandeur du temps de conversion de cet algorithme.

Exercice 5:

On dispose d'une carte microcontrôleur (type 80C592) disposant d'un bus I2C relié à plusieurs périphériques esclaves. Le microcontrôleur est le maître du bus. Les signaux SDA et SCL sont implantés sur les bits 7 et 6 du port P1 du microcontrôleur 80C592.

- 1) Précisez les conditions électriques sur les pattes 6 et 7 du port P1 pour pouvoir implanter un bus I2C. Le chronogramme de la figure 1 (voir annexe 1) donne les signaux SCL et SDA du bus I2C dans le temps.
 - 2) Décrire de manière textuelle (comme vu en cours) la trame I2C de la figure 1.
 - 3) Indiquez les adresses des esclaves qui ont répondu ainsi que l'action sollicitée.

On souhaite, dans cette partie de l'exercice, transmettre vers un esclave de type EEPROM (16koctets) pour y écrire un bloc de 32 octets à partir de l'adresse 1000h dans sa mémoire. La procédure consiste à envoyer l'identifiant I2C (avec le bit W/R à 0) suivi de l'adresse (notée X) mémoire sur 2 octets pour précise la case mémoire à écrire dans l'EEPROM. On désignera par Xh et Xl, les 2 octets de l'adresse (X= Xh*256+Xl).

On décide de réaliser cette opération en respectant l'algorithme suivant :

Répéter 32 fois

S, $(IDENT_I2C, W)$, a, Xh, a, Xl, a, DATA_b, a, P;

Incrémenter X;

Fin répétition

- 4) Indiquez le nombre total de bits nécessaires pour écrire les 32 octets utiles dans l'EEPROM.
- 5) Proposez une solution plus intéressante, en considérant que le registre d'adressage des octets de l'EEPROM est auto incrémenté à chaque écriture (ou lecture). Précisez le gain obtenu.

Exercice 2 : Conception de circuits numériques

On considère un mot A codé sur n bits, noté $[a_{n-1} \, a_{n-2} \, \dots \, a_2 \, a_1 \, a_0]_b$. On souhaite construire un opérateur itératif dont la sortie finale est un signal logique P tel que : P est à 1 si le nombre de bits à 1, dans le mot binaire A, est impair. P est à zéro dans le cas contraire.

- 1) Ecrire l'équation logique permettant d'obtenir le signal logique P.
- 2) Déduire une construction itérative, en considérant qu'à l'étape i (en parcourant i du poids faible au poids fort), Pi s'écrit sous la forme d'une fonction logique : $Pi = F(P_{i-1}, a_i)$.
- 3) Donner le schéma logique du bloc élémentaire.


Exercice 3: Etude d'une carte microprocesseur

Considérons le schéma logique incomplet d'une carte à microprocesseur (80C552) de l'annexe 1. En effet, certains signaux logiques ne sont pas câblés. Nous souhaitons compléter le câblage de cette carte tout en utilisant un circuit programmable CPLD étudié en cours. Il n'est pas demandé dans cet exercice d'utiliser le langage ABEL.

1) Indiquer les circuits qui ne peuvent pas fonctionner correctement et identifier le problème.

Nous disposons d'une documentation technique de cette carte microprocesseur, donnant les informations suivantes :

- ♦ Mémoire U2 accessible dans sa totalité dans l'espace XDATA à partir de l'adresse 0000H.
- ♦ Mémoire U3 accessible dans les espaces XDATA et CODE à partir de l'adresse 8000H jusqu'à EFFFH.
- ♦ L'espace mémoire F000h jusqu'à FFFFh n'est pas utilisé.
- 2) Préciser l'adresse de fin de l'espace mémoire occupé par le circuit U2.
- 3) Préciser par un graphique simple (voir ci-dessous) l'organisation mémoire et l'espace (XDATA, CODE) occupés par les circuits U1, U2, U3. Identifier les espaces mémoire libres.



- 4) Donner les équations logiques des signaux manquants sur les circuits U2 et U3.
- 5) Indiquer, d'après le schéma de la carte microcontrôleur (et de la représentation du circuit U3), la taille mémoire réelle du circuit U3. Préciser l'espace mémoire non utilisé sur ce circuit.

On souhaite exploiter la mémoire libre du circuit U3 pour y implanter l'espace mémoire utilisé par le circuit U2. Cela a pour conséquence d'éliminer le circuit U2 qui devient inutile (car remplacé par une partie de l'espace mémoire de U3). On s'autorise alors d'étendre l'espace mémoire XDATA débutant à l'adresse 0000H grâce à la mémoire libre du circuit U3.


- 6) Indiquer par un graphique simple la nouvelle organisation mémoire de la carte microcontrôleur des espaces XDATA et CODE.
- 7) Déduire les nouvelles équations des signaux de contrôle du circuit U3 et préciser les modifications supplémentaires à apporter sur ce circuit.

ANNEXE 1 U8 87C557 N3SH 74HC573 U5 SELF au DIODE de protection ALIMENTATION V 19-2 12 CG Ξ A[00:15] KM681000B *HM6264* U2

Exercice 2:

Soit le schéma logique de la figure ci-contre: On supposera que les bascules ont un temps de SETUP, de HOLD et de PROPAGATION non nuls que l'on notera (respectivement) T_{SU} =3ns, T_h =2ns et T_{Dd} =5ns.

1) Quelle est la fréquence maximale de l'horloge H permettant un bon fonctionnement du montage ? Justifiez votre réponse.



Temps de propagations des blocs combinatoires: 14ns≤Tc1≤17ns, 15ns≤Tc2≤18ns, 10ns≤Tc3≤12ns, 10ns≤Tc4≤13ns, 4ns≤Tc5≤7ns.

Exercice 3:

On considère une carte microcontrôleur à base d'un Microcontrôleur 80C552. On souhaite adjoindre à la carte un circuit de Conversion Numérique->Analogique (CNA). Ce CNA permet de produire une tension analogique comprise entre 0.5 et 4.5 volts à partir d'une donnée numérique (non signée) sur 8 bits.

1) Donner la résolution en sortie du CNA (la plus petite variation de tension pouvant être générée).

Ce CNA dispose des signaux suivants :

8 bits de données D7 à D0.

1 bit \overline{CS} pour activer le boitier.

1 signal de sortie analogique.

VCC et GND, les deux signaux d'alimentation du circuit.


La carte microcontrôleur dispose d'un certain nombre de circuits annexes occuppants le plan mémoire externe du microprocesseur. Ce plan d'organisation de la mémoire externe est le suivant :

0000H à 7FFFH	Mémoire RAM externe RAM1
8000H à 9FFFH	Circuit annexe d'affichage vidéo
A000H à AFFFH	Zone libre
B000H à EFFFH	Circuit d'acquisition de données RDS
F000H à FFFFH	Zone libre

- 2) Proposer une zone mémoire libre pour implanter le circuit CNA. On considère que ce circuit pourra occuper au plus une page de 256 octets pour simplifier les équations de décodage d'adresses, dans ce cas quels sont les bits d'adresse intervenant dans le décodage?
- 3) Donner l'équation du bit de sélection du boîtier CNA et proposer un schéma d'implantation.

On souhaite étudier différents algorithmes de conversions analogique/numérique utilisant le CNA. On réalise pour cela le montage ci contre.

principe conversion Le de la analogique/numérique consiste à contrôler le circuit CNA de sorte que sa tension analogique soit comparée avec le signal d'entrée (qu'on souhaite convertir en numérique) et on arrête la conversion lorsque ces deux signaux analogiques sont proches. La dernière valeur numérique envoyé dans le CNA correspondra à la tension analogique d'entrée sur S IN. Le signal TEST du comparateur sera à 1 lorsque (E₊ - E-)≥ 0 sinon le signal TEST sera à 0. Ce signal TEST est câblé sur le bit 0 du port P4 du microcontrôleur.



On souhaite écrire une fonction CONV1, en langage C, permettant de convertir le signal analogique S_IN en une valeur numérique. L'algorithme de conversion sera similaire à celui utilisé dans les convertisseurs analogiques/numériques à comptage.

4) Proposer la mise en œuvre de cette fonction CONV1 et indiquer le type de la valeur retournée. Indiquer de manière qualitative le temps de conversion de cet algorithme.

On souhaite maintenant mettre en œuvre un algorithme de conversion analogique/numérique plus performant. On s'oriente alors vers une technique dite par approximations successives utilisée dans certains convertisseurs CAN.

5) Proposer une mise en œuvre en C de cet algorithme de conversion sous forme d'une fonction CONV2 en précisant le type de la valeur retournée. Indiquer de manière qualitative le temps de conversion de cet algorithme.

On décide de mettre en œuvre un nouvel algorithme CONV3 basé sur l'algorithme à approximations successives modifié. La modification réside dans le fait que la valeur initiale à envoyer dans le CNA est la dernière valeur numérique convertie du signal analogique S_IN. On suppose également qu'un programme fait appel à cette nouvelle fonction de conversion et qu'une valeur numérique du signal analogique est obtenue toutes les 100µs. Le signal analogique S_IN a une variation de tension inférieure en valeur absolue à 0.15mV/µs dans le temps (SlewRate).

- 6) Soit Xn la valeur numérique convertie du signal S_IN à l'instant n. Indiquer la plus grande et la plus petite variation de la valeur absolue de (X_n-X_{n-1}) .
- 7) Proposez une mise en œuvre en C de la nouvelle fonction CONV3.

Exercice 4:

On dispose d'une carte microcontrôleur (type 80C552) disposant d'un bus I2C relié à plusieurs périphériques esclaves. Le microcontrôleur est le maître du bus. Les signaux SDA et SCL sont implantés sur les bits 7 et 6 du port P1 du microcontrôleur 80C552.

- 1) Précisez les conditions électriques sur les pattes 6 et 7 du port P1 pour pouvoir implanter un bus I2C. Le chronogramme de la figure 1 (voir annexe 1) donne les signaux SCL et SDA du bus I2C dans le temps.
 - 2) Décrire de manière textuelle (comme vu en cours) la trame I2C de la figure 1.
 - 3) Indiquez les adresses des esclaves qui ont répondu ainsi que l'action sollicitée.

On souhaite transmettre vers un esclave de type EEPROM pour y écrire un bloc de 16 octets à partir de l'adresse 10h. La procédure consiste à écrire un octet par trame I2C à l'adresse X (10h \(\text{SX} \) 1Fh) de l'EEPROM. On répétera pour chaque octet à écrire la trame suivante : S, (ADR, W), a, X, a, DATA_I, a, P.

- 4) Précisez ce qui est envoyé par le maître et ce que répond l'esclave dans la trame I2C.
- 5) Indiquez le nombre total de bits nécessaire pour écrire les 16 octets utiles dans l'EEPROM.
- 6) Proposez une solution plus intéressante, en considérant que le registre d'adressage des octets de l'EEPROM est auto incrémenté à chaque écriture (ou lecture). Précisez le gain obtenu.

EXAMEN PARTIEL UE441


Documents autorisés: documents distribués en cours, TD, TP. Tout autre document est interdit.

Questions liées au cours

- 1) Considérons l'équation logique suivante : S= A+B avec S.OE= A
 - Préciser le comportement de la sortie en fonction de A et B.

On ajoute une résistance R (10Kohm) entre la sortie S et le +5V (résistance de PULL-UP).

- ♦ Cela modifie-t-il le comportement de la sorte S. Déduire dans ce cas la nouvelle équation logique réalisée par cette sortie S.
- 2) Considérons le graphe de l'automate suivant:
 - ♦ Précisez si cet automate est déterministe.



3) considérons la mémoire DATA internes d'un microcontrôleur 80C552, organisée en BIG ENDIAN :

Adresse mémoire :	i	i+1	i+2	i+3	i+4	I+5	i+6	I+7	i+8
Contenu	82h	E3h	42h	06h	CAh	0Bh	0Bh	10h	30h

◆ Indiquez la valeur d'une variable X entière (int) codée sur 16 bits et implantée à partir de l'adresse i+4.

Exercice 1:

On souhaite réaliser un compteur perpétuel (modulo 4) capable d'effectuer un comptage ou décomptage sur 2 bits [C1,C0] en binaire non signé. Un signal d'entrée E permet de choisir à tout moment le sens de comptage. En effet, pour toute valeur binaire actuelle du compteur, la valeur future sera fonction d'un signal de commande E. Si E=0 cette valeur future sera le résultat d'un comptage (+1). Dans le cas où E=1, la valeur future sera le résultat d'un décomptage (-1).

On se propose alors de réaliser un automate dont la variable d'état sera la valeur de sortie de notre compteur (C1,C0). Le signal d'horloge de cet automate est H.

- 1) Dessinez le graphe de l'automate du cahier des charges ci-dessus. Déduire la table d'états-transitions.
- 2) Déduire le signal E à entrer pour obtenir la séquence [C1,C0] suivante: 00 01 10 01 10 11 00 01 00
- 3) Donnez les équations logiques de D1 et D0 (les entrées des bascules D) en fonction de E, C1, C0.
- 4) A partir d'une portion d'un PAL (donné en figure 1 et à rendre avec votre copie), implanter ce compteur (Marquez d'une croix sur la matrice des ET les fusibles à maintenir). Le signal E est fixé sur l'entrée 2 (voir figure 1). Utilisez obligatoirement les rebouclages internes des sorties et ne pas considérer le contrôle 3 états.
- 5) Calculer la fréquence maximum de fonctionnement de ce compteur en supposant que E reste fixe.

Cette Partie (ci dessous) est à rendre avec votre copie

- 6) Décrire en langage ABEL cet automate. On ne tiendra pas compte des numéros de broches associés aux différents signaux.
- 7) A partir d'une portion d'un PAL (donné en figure 1 et <u>à rendre avec votre copie</u>), implanter ce système séquentiel (Marquez d'une croix sur la matrice des ET les fusibles à maintenir). Le signal E est fixé sur l'entrée 2 (voir figure 1). Utilisez obligatoirement les rebouclages internes des sorties et ne pas considérer le contrôle 3 états.
- 8) Calculer de nouveau la fréquence maximum de fonctionnement de ce système implanté dans le PAL en supposant que E reste fixe.




Figure 1: partie d'un PAL.

Temps de propagations:


Pour la bascule D :

Tpd=3ns

Tsu = 2ns

Th= 1ns

Pour les parties combinatoires :



-12

2 ns

\rightarrow

Ins

Exercice 2:

Considérons le schéma logique d'une carte à microprocesseur (80C552) de l'annexe 1. Nous souhaitons remplacer tous les circuits combinatoires et la fonctionnalité du latch (circuit U5) par un circuit programmable de type ispLSI1016. Les circuits concernés sont les portes logiques discrètes (U6A,U6B, U6D, U7A et U3B) ainsi que le circuit latch D 74HC573 (U5).


Une documentation technique est donnée pour le circuit 74HC573. Le circuit CPLD (ispLSI1016) utilise une horloge de fréquence F=30Mhz.

Le circuit latch D, 74HC573 sera spécifié en ABEL comme étant un registre (8 bits) synchrone doté d'un signal enable (autorisation d'écriture). Vous trouverez des fiches techniques pour cet exercice en Annexe 2. Le signal OE du latch U5 étant toujours à 0, les sorties du latch seront toujours actives.

Exercice 3: Etude d'une carte microprocesseur


Considérons le schéma logique d'une carte à microprocesseur (80C552) de l'annexe 1. Nous souhaitons remplacer tous les circuits combinatoires par un circuit programmable de type ispLSI1016. Le circuit CPLD (ispLSI1016) utilise une horloge de fréquence F=30Mhz. (Annexe 2 donne certaines documentations des circuits utilisés).

- 1) Indiquer, pour chaque mémoire de la carte, sa nature (ROM ou RAM) sa taille totale (en Koctets) ainsi que la taille réellement utilisée.
- 2) Préciser par un graphique simple (voir ci-dessous) l'organisation mémoire et l'espace (XDATA, CODE) occupés par les circuits U1, U2, U3. Indiquer les espaces mémoire libres.



- 3) Déduire les équations logiques de décodage de ces circuits mémoires.
- 4) Indiquez les zones d'adressages mémoires libres (n'adressant aucun composant).
- 5) Préciser les signaux de contrôle à utiliser par le circuit CPLD pour réaliser les fonctions de décodages d'adresses en remplacement des portes logiques.
- 6) Nous constatons que la capacité mémoire du circuit U3 (KM681000B) n'est pas totalement exploitée. Nous décidons alors d'exploiter cette capacité inutilisée pour remplacer le circuit U2. Il est important de respecter le type de l'espace mémoire occupé par U2 et par U3. Proposez une solution pour cette mise en œuvre en précisant les nouvelles équations de décodage du circuit U3 (équation logique de CS et OE actif au niveau logique bas).

ANNEXE 1




ANNEXE 2

DOCUMENTATION SIMPLIFIEE DU CIRCUIT SN74ALS373/573

Si LE=1 alors le latch est transparent (laisse passer les données).

Si LE=0 alors la dernière valeur Di est mémorisée.



Function Tables

Œ	LE	D	Output
ļ ĢL			0
L.	Н	Н	Н
L	Н	L	L
L	L	Х	Qo
Н	X	Х	Z

L = LOW State

H = HIGH State


X = Don't Care

Z = High Impedance State

Q_O = Previous Condition of O

DOCUMENTATION SIMPLIFIEE DE LA MEMOIRE RAM: KM681000B

Le signal CS2 sera forcé à 1 et seul CS1 sera utilisé comme chipselect (CS1 actif à 0)



Name	Function
CS1,CS2	Chip Select Inputs
ŌĒ	Output Enable Input
WE	Write Enable Input
A0~A16	Address Inputs
I/O1~I/O8	Data Inputs/Outputs
Vcc	Power
Vss	Ground
N.C	No Connection

DOCUMENTATION SIMPLIFIEE LA MEMOIRE RAM: HM6264

Le signal CS2 sera forcé à 1 et seul CS1 sera utilisé comme chipselect (CS1 actif à 0)

NC		1		28		V_{CC}
A12		2		27	Þ	WE
A7		3		26	口	CS2
A6		4		25	Þ	A8
A5		5		24	口	A9
.A4		6	*	23	Þ	A11
A3		7		22		ŌĒ
A2		8		21	Þ	A10
A1		9		20	Þ	CS1
A0		10		19		1/08
1/01		11		18	Þ	1/0,7
1/02		12		17	Þ	1/06
1/03		13		16	Þ	1/05
V_{SS}	口	14		15		1/04

	Charles and the second
Name	Function
CS ₁ ,CS ₂	Chip Select Inputs
ŌĒ	Output Enable Input
WE	Write Enable Input
A0~A12	Address Inputs
I/O1~I/O8	Data Inputs/Outputs
Vcc	Power
Vss	Ground
N.C	No Connection

Circuits logiques utilisés:

74HC00: NAND à 2 entrées.


74HC10: NAND à 3 entrées.


Partiel 442 Nov 2007


Bait par un élève

<u>4</u> .		uns resist	once:
* TYCL	A	B	S
A	0	0	H£.
	0		H&_
В	ر ا <u>ل</u>	٥	1_
HZ: haute impédance	* April Harris Colores	the the state of t	e ale el formation per l'adriche de la formation de l'adriche de l'adr
* Si on ajoute la résistance (en vert	z): A	B	<u> </u>
Specialization in the section of the	·) 0	<u> </u>
3=1.		<u> </u>	
			<u> </u>
	J	<u>.</u> Л	<u> </u>
2 En remarque que de l'état ?	Sy olux e	Fats.	pretent
avec la même transition "stop"	•		·
stop stop	201		<u> </u>
<u>(Sy)</u>	*(\$1)	-14	
donc sion a Sy et stop, on ne	connaît p	us l'eh	at suivan
donc l'automate u'	ot pas déleux	riuste	

Notez avec exactitude votre numéro de table ou d'inscription. Il est interdit au candidat de signer sa copie ou d'y mettre un signe quelconque pouvant identifier l'auteur de la copie.











Figure 1: partie d'un PAL.

5 - Truin = Tol + Tombi + Tru Tombi = Tombi mare = 5+2 = 7ns 83,3 MHZ. Exercice 2 X3

. .

	$X_3 = C_0(C_1 + C_2 + C_3) + C_1(C_2 + C_3) + C_2C_3$
1	2. <u>Y: = Y: + a:</u>
	3- Ki-1 Yi-1 ai Ki
	0 0 0
	0 1 0 0 (Rmq: Ki-14i-
\\ \ <u>\</u>	1 1 0 1 est impossible
	donc Ki- Ki-1+ Yi-1ai
	u- In fine, nous avons: 4i = 4i-1 + ai ai (\lambda i = \lambda i - \lambda i + 4i - 1 ai
1	Yi-1 - Poloc - > Yi





	WE -	PSEN.R	<u></u>	
	0E <u>-</u>	PSEN+R	<i>D</i>	
Autremen	et dit U	13 our à	la fais da	ms l'estace DATA et llegace
LODE.	LOLLA DOS OS	Junes 8980:	, a HA	e ; en effet le PVEN indiqu
ane le	miles cont	apleur det	du Copt	· (Propan store Enables
Am au	I. RD	Whatever I	a leetine	de données (DATA)
		·		
En concl	mujou			
	<u>ිට</u>	FAQX 3		
,			h	the control of the co
	43	l l ₃		
			8000 K 7FFFF	
	l u,	LIGHE		
		u ₂	AHTE	
Min and a second	PSENO	whi WROURD	Town	
	(extruse)	m) 1	1	
	*			
	Section State of Stat	, a muse qui regimente. An il se regime est artistico del estado e attitudo filologic	one post-en auto-estrolo, rato mer aperado en hesta	i i
	MCCline Str. 45 4 34 m state of Section Sectio	e municipal description, de la certa de central de cent	ok toka en	i i i i i i i i i i i i i i i i i i i
11 -	OF = A	A CONTRACTOR STATE OF THE STATE	on the second section of the second section of the second section of the second section sectio	Towards
U ₁ :	1 00 - 17	5	on policy will all the first first fact and all the first fi	Total Control
u ₁ :	$\begin{cases} \overline{OE} = A_A \\ \overline{CE} = \overline{P} \end{cases}$	5 8EN	ON THE WAS TRANSFER AND THE WAS THE SAME SHARE AND	The state of the s
Ц <u>т</u> :	(Œ = P		AN INCOMENSATION OF THE PARTY SHAPES AND SHAPES	TP
U ₁ :	$ \begin{cases} \overline{CE} = \overline{P} \\ \overline{OE} = \overline{R} \end{cases} $	D	AN INTERNAL PROPERTY OF THE PROPERTY OF BUILDING	
U2:	(Œ = P	D R	A.C.	1,T) u CS = A13+A14+A15: lea
U ₁ :	$ \begin{cases} \overline{CE} = \overline{P} \\ \overline{OE} = \overline{R} \end{cases} $	D	A S C	1,T) u CS = Anz + A14 + A15 : lea ar achl si Anz = 0 et Any = 0
U ₁ :	$ \begin{cases} \overline{CE} = \overline{P} \\ \overline{VE} = \overline{V} \\ \overline{CS} = \overline{V} \end{cases} $	D R A13. A14.	and the second of the second s	er och si Az = 0 et Ayy = 0
U ₂ :	$ \begin{array}{c c} \hline \overline{CE} & \overline{P} \\ \hline \overline{OE} & \overline{R} \\ \hline \overline{WE} & \overline{W} \\ \hline \overline{CS} & \overline{CS} \\ \hline \end{array} $	D R A13. A14. P8EN. RD	and the second of the second s	er och si Az = 0 et Ayy = 0
U ₁ : U ₂ :	OE = R WE = W CS =	D R A13. A14. P8EN. RD WR	and the second of the second s	er och si Az = 0 et Ayy = 0
U ₁ : U ₂ :	$ \begin{array}{c c} \hline \overline{CE} & \overline{P} \\ \hline \overline{OE} & \overline{R} \\ \hline \overline{WE} & \overline{W} \\ \hline \overline{CS} & \overline{CS} \\ \hline \end{array} $	D R A13. A14. P8EN. RD WR	and the second of the second s	er och si Az = 0 et Ayy = 0
U ₂ :	OE = R WE = W CS =	D R A13. A14. P8EN. RD WR	and the second of the second s	er och si Az = 0 et Ayy = 0
Uz:	$ \begin{array}{c c} \hline \overline{CE} & = \overline{P} \\ \hline \overline{CE} & = \overline{P} \\ \hline \overline{CE} & = \overline{P} \\ \hline \overline{CS} & = \overline{P} \\ \overline{CS} & = \overline{P} \\ \hline \overline{CS} & = \overline{P} \\ \overline{CS} & = \overline{P} \\$	D R A13. A14. P8EN. RD WR A5	- PSEN	at achl si Az =0 et Az =0 +RD
Uz:	$ \begin{array}{c c} \hline CE & P \\ \hline CE & P \\ \hline WE & W \\ \hline CS & - \\ \hline WE & - W \\ \hline CS & - \\ \hline WE & - W \\ \hline CS & - \\ \hline WE & - W \\ \hline WE & - W \\ \hline CS & - \\ \hline WE & - W \\ WE$	PREN. RD WR A15	- PSEN	et TFFE m'adresse
Uz: Uz:	CE - P	PREN.RD WR A15 Lyine enta	- PSEN - PSEN - JEFF	at achl si Az =0 et Az =0 +RD


Notez avec exactitude votre numéro de table ou d'inscription. Il est interdit au candidat de signer sa copie ou d'y mettre un signe quelconque pouvant identifier l'auteur de la copie.

A15 A14 A13 PSEN WR. RD signaux de dans les deux orfaces

Notez avec exactitude votre numéro de table ou d'inscription.

Il est interdit au candidat de signer sa copie ou d'y mettre un signe quelconque pouvant identifier l'auteur de la copie.

de Uz



* de premise chox à faire est demc de reliei ANS (du prir de sontre du prc) à la patte ANS de U3 -> l'espace situé entre 0000, et 7FFF, devient letre.

* U2 stait situé en XDATA, il ne fout denc pas que les adresses 0000, à AFFF, sont a la fair en XDATA et en CODE comme les adresses 8000, à FFFF,

donc on écrit:	
OE - PSEN. AAS + RD: 81 Ladrence a	At intuée
entre 8000 & FAFE AAS = 1 et en continue	d'ubliser
ces adherses en XBRATA et en CODE. En revandre si	
on n'utilise les adiesses cocop à AFFF, qu'en XI	ATA.
On a toujour WE = WR	
On naphro CS - AIS	
mais CS = A15 + A15. A14. A13	
(les actif basqu'on s'adresse à une tone mémorie	extre
eech et 1fff,).	
+ En conclusion,	
- on relie A15 du pC à la pette A15	100,000
- en change le décodage d'adresses:	
OE - PSEN. AAT + RD	
WE - WR	
CS = AAS+ AAS. AAY, RAS	

Module d'Informatique Industrielle

Supports cours et TPs autorisés Durée: 2H




Questions de cours

A- Expliquer la différence entre un niveau logique dominant et un niveau logique récessif.



B- On souhaite utiliser un circuit programmable, disposant d'un buffer 3 états sur chaque sortie, pour réaliser l'équation logique suivante: S= A+B. Les forces des niveaux logiques de la sortie S sont: 0 dominant et 1 récessif. Une résistance sera utilisée pour assurer ce niveau logique 1 sur la broche de sortie de S.

Décrire en langage ABEL cette équation



Michel ira au cinéma s'il peut utiliser la voiture de son père et si Tania l'accompagne. Cependant Tania a décidé d'aller à la plage s'il <u>ne pleut</u> pas et si la température est au-dessus de 24°C. Le père de Michel a prévu d'utiliser sa voiture pour aller au théâtre s'il pleut ou si la température est au-dessus de 24°C. Michel pourra disposer de la voiture si son père ne l'utilise pas.

On définit des variables logiques P1, P2 et P3 exprimant les propositions logiques suivantes :

♦ P1 : "Michel ira au cinéma."

♦ P2: "Tania va à la plage."

• P3: "Le père de Michel va au théâtre."

1) Exprimer sous forme de variables logiques, notées Ci (exemple: C1, C2, ...), les propositions des conditions météorologiques dont dépend ce problème.

2) Exprimer les équations logiques des variables logiques P2 et P3.

3) Donner l'équation logique de la variable logique P1 en fonction des variables logiques Ci. Expliquer textuellement dans quelles conditions météo Michel a-t-il une chance d'aller au cinéma.

4) Donner le schéma logique de la variable logique P1 en fonction des variables logiques Ci.



Exercice 2:

On se propose alors de réaliser ce compteur Gray [Q2,Q1,Q0]. Le signal d'horloge de cet automate est H.

1,5

1) Dessiner le graphe de l'automate et en déduire la table d'états-transitions.

2) Donner les équations de la partie combinatoire, c'est à dire des Di (les entrées des bascules D) en fonction de E, Q2, Q1 et Q0.

3) A partir d'une portion d'un PAL (donné en figure 1), proposer une implantation de ce compteur en précisant l'association des entrées/sorties aux différentes broches du PAL. On utilisera les bouclages internes pour les signaux Q2,Q1 et Q0. Marquez d'une croix sur la matrice des ET les fusibles à maintenir (ne pas considérer le contrôle du buffer 3 états)

4) Calculer la fréquence maximum de fonctionnement de ce compteur en supposant que E reste fixe (à 1).

Calculer le temps de pré positionnement du signal E par rapport au front montant de l'horloge H pour assurer un fonctionnement correct lorsque E change.




Figure 1: partie d'un PAL.

Temps de propagations : Pour la bascule D : Tpd= 3ns

Tsu = 2ns

Th=1ns

Pour les parties combinatoires :

Temps de propagation =

5 ns

2 ns

1ns

Cette feuille est à rendre avec votre copie

NOM:	PRENOM:
101111111111111111111111111111111111111	




Exercice 3:

Considérons le schéma logique incomplet d'une carte à microprocesseur (80C552) de l'annexe 1. En effet, certains signaux logiques ne sont pas câblés. Nous souhaitons compléter le câblage de cette carte tout en utilisant un circuit programmable de type ispLSI1016. Il n'est pas demandé dans cet exercice d'utiliser le langage ABEL.

1) Indiquer les circuits qui ne peuvent pas fonctionner correctement et identifier le problème.

Nous disposons d'une documentation technique de cette carte microprocesseur, donnant les informations suivantes :

- ♦ Mémoire U2 accessible dans sa totalité dans l'espace XDATA à partir de l'adresse 0000H.
- ♦ Mémoire U3 accessible dans l'espace XDATA à partir de l'adresse 8000H jusqu'à FFFFH.
- 2) Préciser l'adresse de fin de l'espace mémoire occupé par le circuit U2.
- Préciser par un graphique simple (voir ci-dessous) l'organisation mémoire et l'espace (XDATA, CODE) occupés par les circuits U1, U2, U3. Indiquer les espaces mémoire libres.





4) Donner les équations logiques des signaux manquants sur ces circuits U2 et U3.

5) Indiquer, d'après le schéma de la carte microcontrôleur (et de la représentation du circuit U3), la taille mémoire réelle du circuit U3. Préciser l'espace mémoire libre non utilisé sur ce circuit.

On souhaite exploiter la mémoire libre du circuit U3 pour y implanter l'espace mémoire utilisé par le circuit U2. Cela a pour conséquence d'éliminer le circuit U2 qui devient inutile (car remplacé par une partie de l'espace mémoire de U3). On s'autorise alors d'étendre l'espace mémoire débutant à l'adresse 0000H grâce à la mémoire libre du circuit U3.

- 6) Indiquer par un graphique simple la nouvelle organisation mémoire de la carte microcontrôleur des espaces XDATA et CODE.
- 7) Déduire les nouvelles équations des signaux de contrôle du circuit U3.

ANNEXE 1 SELF ou DIODE de protection Ę ALIMENTATION 27C512 U1 KM681000B HM6264 U2 실범정

Schéma logique de la carte microcontrôleur pour l'exercice 3

ANNEXE 2

DOCUMENTATION SIMPLIFIEE DU CIRCUIT SN74ALS373/573

Si LE=1 alors le latch est transparent (laisse passer les données).

Si LE=0 alors la dernière valeur Di est mémorisée.

FUNCTION TABLE


		Ç499	SEL EROSI	17
Γ		NPUTS		ουτευτ
Γ	0E	LE	D	a
Γ	Ļ	H	H	Н
ı	Ł	Ħ	L	L
I	Ĺ	L	X	\mathbf{Q}_{0}
ı	ŀì	×	×	z

SN54ALS579C, SN54AS579A...J OR W PACKAGE SN74ALS579C, SN74AS578A...DW OR N PACKAGE (TOP VIEW)

			_
ŌĒ (Ţ	U ₂₀	b va
1D [1,5	19] 1Q
2D (3	18] 2Q
3D [] a	17	30
4D [5	16] 4Q
&D [łŝ	75	5Q
6D [7	14	60
70 [8	13]7Q
8D [8	12	80
GND [ŧũ	11	LE

DOCUMENTATION SIMPLIFIEE DE LA MEMOIRE RAM: HM6264

Le signal CS2 sera forcé à 1 et seul CS1 sera utilsé comme chipselect (CS1 actif à 0)




Pin Description

Pin name	Function
A0 to A12	Address input
VO1 to I/O8	Data input/output
CST	Chip select 1
CS2	Chip select 2
WE	Write enable
ŌE	Output enable
NC	No connection
V _{met}	Power supply
V _{ess}	Ground

DOCUMENTATION SIMPLIFIEE DE LA MEMOIRE RAM: KM681000B

Le signal CS2 sera forcé à 1 et seul CS1 sera utilsé comme chipselect (CS1 actif à 0)



Signal Name	Signal Description
A0 - A16	Address Inputs
DQ0 - DQ7	Data In/Out
CS1	Chip Enable 1
CS2	Chip Enable 2
RD	Output Enable
WR	Write Enable
VCC	Power Supply Voltage
VSS	Ground
n.c.	not connected

Grrigé PARTIEL VE441 · Q C niveau logique dominant et prodit fa un Composatactif niveau Trecedif st frodit far un composant parif (R) dominat plu fort que le hécessif Soit lesignal. S B -B of the second S. oe=!(A#B); S= 0; Rodet o dominat 1 Pichif. 1) C1: il plent. C2: Teperatue st an desons de 24°C on dedit dons que: on effet \$3 implique de le pere utilise la Voiture $P1 = \overline{P_3} \cdot \overline{P_2}$ Pr impigne que tania ira à la plage donc le contreire => elle est libre => elle-l'a ccompa gne. P2 = C1.C2. P3. va an théatre = il utilise da voiture. P3= C1+C2 1) P1 = G.C2 Michel ira a Cinima s'il nu plent pas et toi la le perature st < 24.

Ex 3 :
1) Uzer V3 Car bignax Cs (Chipselect) non cables.
3 Octubre de fin de UL: 1FFFh
3) (V3) FFFFh (De parke non utilise!
Spork non utiliser. Was soroh Code: Stork—fffh Xidaha: Loroh—7ffh Xidaha: Loroh—7ffh
4) <u>V2</u> : Cs1 = A15# A14 # A13; attif nive 0.
$U_3: OE = RD$. $Cs1 = AIS$
S): U3 a 17 bits d'adresse (Voir annue) 17
6) Herry Us donc Us utilse. It is dochesse. on cable AIS de V3 à AIS du MC.
7.